< Terug naar vorige pagina

Project

Kracht- en betrouwbaarheidskarakterisering van multi-level back-end-of-line onder Chip Package interaction loading

Door de toenemende vraag naar betere prestaties van IC, ontstaan er nieuwe uitdagingen in betrouwbaarheid wanneer de complexiteit van de interconnect laag toeneemt. Deze bestaan niet alleen uit het verkleinen van afmetingen, maar ook uit het gebruik van nieuwe materialen. Een van de belangrijkste doelen van de halfgeleiderindustrie is het verhogen van de snelheid van IC's (zowel front-end-of-line als back-end-of-line) door de RC-vertraging te verminderen. Hoewel door downscaling de prestaties reeds verhoogde door de afname in poortvertragingen, blijft de vertraging van de interconnect laag toenemen, hetgeen de prestaties van IC's aanzienlijk belemmert. Om dit te omzeilen en de RC-vertraging te verminderen, worden ultra low-k diëlektrica, met lage diëlektrische constante, geïntroduceerd in BEOL (Back-end-of-line). De verbetering in elektrische eigenschappen die gepaard gaat met het introduceren van low-k diëlektrica, komt echter ook ten koste van een verminderde mechanische integriteit.

Dit is van cruciaal belang, omdat de BEOL wordt blootgesteld aan hoge thermo mechanische spanningen die worden veroorzaakt door de verschillende thermische uitzettingscoëfficiënten (CTE) tussen de silicium substraat met Cu / low-k-interconnecties en de verpakking tijdens verschillende verwerkingsstappen, wat kan leiden tot verschillende  faalmechanismes in de BEOL.

In dit werk wordt een werkmethode voorgesteld om CPI-gerelateerde BEOL-fouten op te lossen. Deze bestaat uit verschillende stappen. Als eerste stap is een speciaal CPI-test structuur (oftewel testchip) met de naam PTCR ontworpen, bestaande uit verschillende CPI-sensoren, die op verschillende locaties in de chip zijn geplaatst, met als doel fouten te detecteren tijdens het verpakkingsproces en de betrouwbaarheid testen. De testchip bestaat uit verschillende BEOL-configuraties, met verschillende metaal- en luchtspleet dichtheden, evenals verschillende passiverings- en stres beperkende modules.

Als tweede stap wordt een compact analytisch model gemaakt, dat wordt gebruikt om de impact van verschillende BEOL-ontwerpen (metaaldichtheid, luchtdichtheid, passiveringsdikte, enz., die we ontwerpvariabelen noemen) op de mechanische eigenschappen van de BEOL te evalueren. Het doel van de analyse is om de invloed van de ontwerpvariabelen op het fundamentele niveau beter te begrijpen, waarbij we een significante toename in BEOL-stijfheid en breuktaaiheid zien met de toename van via dichtheid en lage K-stijfheid. Na een analytische analyse wordt een meer gedetailleerde numerieke analyse uitgevoerd met behulp van FEM-simulaties (Finite Element Method), waarbij de nadruk ligt op metaal via peel stress. De modellen worden gebruikt om responsoppervlakken voor verschillende vias te ontwikkelen, waardoor kritieke ontwerpvariabelen eenvoudig kunnen worden geïdentificeerd. Daar zien we een vermindering van de via-spanningen met 20% met de toename van de via-dichtheid. Bovendien wordt een besluitvormende techniek geïntroduceerd met het doel om het beste BEOL-ontwerp te identificeren, op basis van vooraf gedefinieerde criteria, die in dit geval via spanningen zijn.

De eerste experimentele validatiestap is een nano-indentatietest op wafer niveau. Deze test is een eenvoudige, snelle en herhaalbare techniek waarmee de mechanische eigenschappen van afzonderlijke materialen en BEOL-stapels in de vroege stadia van de fabricage kunnen worden bepaald. Met behulp van de nano-inkepingstechniek hebben we de invloed van via- en luchtspleetdichtheid op de mechanische stabiliteit van de BEOL bepaald door de scheurlengte na de nano-indentatietest te meten. De via dichtheid bleek een significante invloed te hebben op de scheurlengte, waarbij een toename in gemiddelde via dichtheid de scheurlengte significant verlaagt. Aan de andere kant heeft de verandering in luchtspleetdichtheid geen invloed op de scheurlengte in de BEOL. Om de nano-indentatie experimenten te complementeren, zijn een aantal wafer-niveau-afschuivingstests uitgevoerd op industriële 28 nm-node structuren. Uit tests is gebleken dat bij veranderende belastingen (in termen van lagere afschuifsnelheid), de manier van falen volledig kunnen veranderen, van bump falen tot BEOL falen. De verandering in de manier van falen gaat gepaard met de verandering van de vereiste zijdelingse kracht, waarbij het BEOL falen een lagere kracht vereist. Twee verschillende faalwijzen toonden ook een ander scheurpatroon in de passivering.

Na de beoordeling op wafer niveau wordt een twee-stappen pakket niveau validatie uitgevoerd. In de eerste stap wordt een pre- en post-verpakkingsvergelijking van PTCR CPI-teststructuren gemaakt. De analyse heeft aangetoond dat van zodra de via dichtheid daalt tot minder dan 1% in een van de BEOL-lagen, er een grotere kans is dat falen zal optreden. Bovendien zal een verlaging van de gemiddelde via dichtheid het ongeveer 30% waarschijnlijker maken dat scheurvorming zich in meerdere BEOL-lagen zal voortzetten. In de tweede stap wordt een cyclisch thermische betrouwbaarheidstest uitgevoerd, die werd gebruikt om de invloed van via dichtheid en verschillende passiveringsmodules te beoordelen. Net als in de vorige tests resulteerde een toename in gemiddelde via dichtheid in een kleiner aantal fouten, met bijna een halvering in het geval van een dunne passiveringsmodule. Het wijzigen van de passiveringsdikte heeft ook een aanzienlijke impact op het aantal BEOL-falingen, waarbij de kleinere passivering het aantal falen ten opzichte van de dikke passivering vermindert als gevolg van lagere restspanningen. BEOL falen kunnen verder worden verminderd door verschillende strategieën voor stressvermindering toe te passen. Er moet echter voor worden gezorgd dat de integriteit van de interconnecties tussen chips onderling niet wordt aangetast. In het bijzonder zal het toevoegen van een zachte bufferlaag sommige BEOL-falingen verminderen, echter ten koste van een toename van het aantal falingen op het bump niveau, waarbij het totale falingspercentage 25% kan bereiken na 2000 thermische cycli. Ten slotte is een falingsanalyse op pakketniveau uitgevoerd. In het eerste geval worden scheuren zichtbaar in de BEOL na het maken van een dwarsdoorsnede van de verpakking, en gevolgd door een SEM-inspectie. Een tweede techniek wordt ook geïntroduceerd, waarbij de volledige BEOL wordt blootgesteld aan een combinatie van pakket decapsulering, Si-verdunning en Si-etsing. In beide gevallen was het grootste deel van de scheuren aanwezig in de zwakke BEOL-lagen, waarbij een poreus diëlektricum met lage k waarde werd gebruikt. We kunnen concluderen dat het met het ondernomen onderzoek mogelijk is om de invloed van een breed gamma van ontwerpvariabelen in verschillende ontwerp- en fabricagefasen te evalueren en verschillende oplossingen te implementeren voor het verbeteren van de mechanische integriteit van de BEOL onder CPI-belasting.

Datum:4 mrt 2013 →  12 dec 2017
Trefwoorden:Back-End-Of-Line, Chip-Package Interaction, Mechanical reliability
Disciplines:Metallurgie, Keramische en glasmaterialen, Materialenwetenschappen en -techniek, Halfgeleidermaterialen, Andere materiaaltechnologie
Project type:PhD project