< Terug naar vorige pagina

Project

Ontwerp voor sub-PPM testbaarheid van hoge-spanning analoge en gemengd-signaal geïntegreerde schakelingen

Halfgeleider proces- en verpakkingstechnologieën resulteren onvermijdelijk in de fabricatie van een aantal geïntegreerde schakelingen (IC’s) die, het na hun productie of doorheen hun levensduur, niet werken zoals ontworpen. Het testen van ICs fungeert als filter tussen de markt die volledig functionele elektronische chips eist en de onvolmaakte fabricatie van IC’s. Terwijl het testen zelf niet perfect is en daardoor toch foute chips doorlaat (“test escapes”), worden de eisen in de automobielindustrie steeds strikter met minder dan ppm toegelaten test escapes, met als doel zelfs het ppb niveau te halen. Deze thesis onderzoekt oplossingen voor de problemen van het tested van gemengd-signaal chips, vooral voor de automobielindustrie, gericht op het verbeteren van de kwaliteit van elektronische chips die de eindgebruikers bereiken.

Het eindwerk begint met de introductie van de uitdagingen die men tegenkomt bij het testen van gemengd-signaal chips en de kloof tussen digitale en analoge testen, wat de motivatie vormt voor dit onderzoek. De geïntroduceerde problemen worden aangepakt vanuit verschillende invalshoeken doorheen de verschillende hoofdstukken. Eerst worden gevalideerde DC modellen voorgesteld, met als doel het gebrek aan compleet gevalideerde DC foutmodellen voor analoge circuits op te lossen. Dan wordt een lage-kost en hoog-parallel ontwerp-voor-testbaarheid (DfT) techniek geïntroduceerd, die een gestructureerde oplossing biedt voor het probleem van de lage defectdekking bij analoge circuits door het verhogen van de observeerbaarheid. Tenslotte wordt een op licht gebaseerde, niet-intrusieve en volledig parallelle methode verkend die de controleerbaarheid verhoogt in analoge en gemengd-signaal circuits, en die veelbelovende resultaten oplevert tegen een lage testkost. De voorgestelde methoden maken gebruik van DC testen omwille van het gemak waarmee signalen gegenereerd en verwerkt kunnen worden. De voorgestelde methoden zijn gevalideerd met echte, industriële circuits uit de automobielindustrie. Zowel de voordelen als de limieten van de voorgestelde methoden worden in detail beschreven, rekening houdend met hun potentiële toepassing in industrieel productietesten.

Samengevat pakt deze thesis problemen aan van het testen van gemengd-signaal IC’s door verschillende oplossingen voor te stellen, die gevalideerd zijn op industriële circuits uit de automobielindustrie. De bevindingen van deze thesis kunnen gemakkelijk uitgebreid worden naar gemengd-signaalcircuits in het algemeen.

Datum:1 mei 2014 →  5 mei 2020
Trefwoorden:Design for Testability
Disciplines:Nanotechnologie, Ontwerptheorieën en -methoden
Project type:PhD project