Efficiënt ontwerp van ultra-laag vermogen, nearthreshold, digitale processoren.

’Slimme’ elektronische apparaten zijn alom tegenwoordig. Ze sturen ons dagelijks leven en een groot deel van onze omgeving. Hoe makkelijk dit gaat hangt voor een groot deel af van de functies, de snelheid en de batterijduur van deze apparaten. Het ontwerp van de digitale systemen in deze apparaten wordt dus voor een groot deel gestuurd door hun energieverbruik. Apparaten die een lange batterijduur vereisen en waarvoor het vervangen van de batterij niet of moeilijk haalbaar is, kunnen er op deze manier sterk op vooruit gaan. Dit proefschrift doelt er daarom op technieken te ontwerpen die sequentiële digitale systemen laten werken met een minimaal energieverbruik.

Door de voedingsspanning van een digitaal CMOS circuit te laten zakken, daalt het energie verbruik. Dit zorgt echter ook voor een afname in performantie: de werkingssnelheid daalt met dalende voedingsspanning. Het resultaat is een trade-off tussen performantie en energieverbruik waarbij minimale energie optreedt op een extreem lage voedingsspanning. Werken aan die extreem lage voedingsspanning laat heel wat energie-winst toe, maar zorgt even goed voor wat problemen. De meeste digitale circuits werken simpelweg niet op die voedingsspanning, laat staan dat ze nog enige performantie vertonen. Daarnaast is de functionaliteit op die voedingsspanning heel erg gevoelig aan variaties in het productie proces, de temperatuur en de voedingsspanning zelf.

Het doel van dit proefschrift is daarom om digitale systemen met een extreem laag energieverbruik te ontwikkelen in CMOS technologie die bovendien een hoge snelheid hebben en extra tolerant zijn voor variaties. Dit wordt gerealiseerd aan de hand van drie aspecten: de circuits, de ontwerp strategie en de systeem architectuur.

Wat betreft circuits onderzoekt dit proefschrift de eigenschappen van transistoren en het effect op de circuits die zij maken. Op deze manier worden de pijnpunten duidelijk. Dit laat toe verbeteringen aan te brengen. De circuit topologie die onderzocht wordt in dit werk vertoont een bijzonder hoge snelheid en is extra bestendig tegen variaties. Deze verbeteringen worden toegepast in logische poorten en flip-flops, wat toelaat digitale systemen op te bouwen.

Een goede ontwerp strategie laat toe om deze circuit topologie maximaal te benutten. Daarom worden deze logische poorten en flip-flops geabstraheerd tot standaard cellen waarvan de snelheid en het vermogenverbruik wordt gemodelleerd. De normale very-large-scale-integration ontwerp strategie wordt aangepast. Dit maakt maakt het mogelijk om register-transfer taal te synthetiseren tot circuits, en deze circuits fysiek te implementeren. Het resultaat is een snelle ontwerpcyclus die inzicht geeft in de minimale energie van het systemen dat moet gebouwd worden.

Het gebruik van variatie-bestendige circuits is niet genoeg. De proces variaties maken dat een systemen dat op extreem lage voedingsspanning werkt extreem onvoorspelbaar wordt. Traditioneel lost men dit op door uit te gaan van het ergste: men bouwt marge in door het systeem op een hogere voedingsspanning te laten werken. Dit gaat in tegen alle voorgaande technieken om het energieverbruik te doen dalen. Een architectuur die deze marges terug wegneemt en zo het energieverbruik laag houdt moet toepasbaar zijn op eender welk sequentieel digitaal systeem. Door in de pipeline van het systeem de flip-flops te vervangen door fout detectie en correctie flip-flops wordt dit mogelijk. De voedingsspanning wordt systematisch verlaagd tot het systeem fouten vertoont. Ondertussen worden deze fouten gecorrigeerd, wat er voor zorgt dat het systeem blijft werken. Aan de hand van deze informatie kan het systeem autonoom zijn voedingsspanning aanpassen, en zo werken aan de minst mogelijke voedingsspanning. Op deze manier wordt de onvoorspelbaarheid van deze systemen teniet gedaan, en is het lage energieverbruik gewaarborgd.

Deze drie aspecten worden in de praktijk omgezet door het ontwerp van drie prototypes. Elk prototype voegt complexiteit toe, werkend naar het finale resultaat. Het digitaal systeem dat geïmplementeerd wordt is een 32-bit microcontroller die vaak terugkomt in alledaagse apparaten. Het ontwerp van deze prototypes, de fabricatie in silicium tot chips en de meetresultaten van deze chips tonen de toepasbaarheid van de besproken technieken aan. Afwegingen omtrent extreem lage voedingsspanning en variatiebestendigheid zijn aanwezig doorheen alle niveaus van het ontwerp, wat resulteert in prestaties op de rand van wat mogelijk is. Dit maakt van dit proefschrift een bijzondere stap in de toepassing van minimale energie digitale systemen in de slimme elektronische apparaten rondom ons.

Mobiele en biomedische toepassingen vragen naar energie-efficiënte elektronica. De autonomie van levensnoodzakelijke hulpmiddelen als hoorapparaten, cochleaire implantaten en pacemakers is essentiël voor de respectievelijke patiënten. Om de werking van deze apparaten zo lang mogelijk te garanderen worden alle standaard technieken i.v.m. laag-vermogen digitale circuits ten volle benut. Eennieuwe mogelijkheid is het gebruik van nearthresholdlogica. In deze logica wordt de voedingsspanning van circuits gereduceerd tot een spanning kleiner of gelijk aan de drempelspanning van de transistor, waardoor de transistoren opereren in het zwakke inversie werkingsgebied. De reductievan de voedingsspanning dringt het energieverbruik terug tot een minimum. De bijbehorende reductie in aanstuurstroom zorgt voor een toename in propagatietijd doorheen de logica, maar weegt niet op tegen de energiewinst die met deze stroomreductie gepaard gaat, zolang de performantie voor de applicatie gehaald wordt. Tegelijkertijd maakt deze afhankelijkheidde circuits gevoeliger aan mismatch- en procesvariaties, dat terwijl nieuwe CMOS technologieën sowieso al grotere variaties ondervinden. Recentonderzoek stelt variatieresistente nearthresholdcircuits voor en toont hun goede energie- en performantie-eigenschappen aan.
 Dit doctoraatsproject gaat verder in het onderzoek naar variatieresistente nearthreshold-logica, en beoogt de ontwikkeling van een volledig nearthreshold digitaal systeem. Eerst en vooral blijft het onderzoek naar variabiliteitin nearthresholdlogica aanwezig tijdens het doctoraat. Het compenseren van de varibiliteit veroorzaakt door procesvariaties is nog steeds een knelpunt in huidige ontwerpen. Het ontwikkelen van een automatische voedingsgenerator die de energie-efficiënte werking van een nearthresholdcircuit kan garanderen aan de beoogde performantie behoort daarom tot één van de doelstellingen. Daarnaast is het ontwikkelen van een volledige digitale designflow voor nearthreshold-logica de hoofddoelstelling van het voorgestelde onderzoek. Dit begint bij het ontwerp en de karakterisatie van een nearthreshold standaardcel bibliotheek. Vervolgens is een synthese nodig om hoog-niveau register-transfer beschrijvingen van digitale logica om te zetten naar gate-niveau. Timinganalyse moet gebeuren, rekeninghoudend met de variabiliteit in vertraging die eigen is aan nearthresholdcellen. Een geoptimaliseerde place-and-route functie moet de efficiënte plaatsing van de cellen en hun interconnectie voor zich nemen. Om nearthresholdlogica concurrentieel te houden mogen de tools slechts een minimum aan energieverbruik inboeten t.o.v. full custom ontwerp.
 De ontwikkelde digitale designflow moet het mogelijk maken om in een relatief korte tijd (zeker t.o.v. huidige full custom ontwerpen) volledige en grote functionele circuits te genereren. Een bewijs hiervan zal geleverd worden door het ontwerp van een ultra-laag vermogen DSP microprocessor. De snelheid waarmee circuitontwerp in het zwakke inversiegebied kan gebeuren met behulp van de ontwikkelde designflow kan van nearthreshold-logica een te overwegen alternatief maken voor applicatie in de industrie. Het onderzoek wordt des te overtuigender wanneer het ontwerp zowel qua energieverbruik als qua rekenkracht de state-of-the-art ontwerpen achter zich laat.