< Terug naar vorige pagina
Project
Nul-vermogen sensorinterfaces voor toekomstige cyber-fysische systemen.
Een nieuwe elektronische revolutie is in opkomst: de slimme omgeving. Dit impliceert dat sensoren en sensorsystemen almaar belangrijker zullen worden in onze huidige samenleving en dat ze almaar meer zullen functioneren in netwerkverband. Als dit allemaal gerealiseerd zal worden, kunnenwe spreken van echte Cyber-Physical Systems en van het Internet of Things. Toch zijn er nog vele obstakels die overkomen moeten
worden om dit te kunnen realiseren.
Om deze sensorsystemen op grote schaal te kunnen implementeren, zijn er drie belangrijke uitdagingen op hethardwareniveau die aangepakt moeten worden. De eerste uitdaging is die van het vermogenverbruik en het energieverbruik. Omdat deze systemen autonoom moeten werken, zal er maar een beperkte hoeveelheid energie beschikbaar zijn via energieoogsters. Ten tweede moeten deze systemen zo robuust mogelijk zijn, aangezien ze in allerlei soorten omgevingen geïmplementeerd zullen worden. De derde uitdaging is om de kost van zulke systemendrastisch te verlagen, zodat het mogelijk wordt om deze op een grote schaal te kunnen implementeren. Daarom zijn integratie en miniaturisatie belangrijk.
In het verleden heeft de schaling van silicium CMOS technologie ons de oplossing gegeven door steeds meer voor minder te bieden. Toch is er een einde gekomen aan happy scaling en de traditionele amplitudegebaseerde sensorinterfaces lijden sterk onder de lagere voedingsspanning in nanometer CMOS technologiën. Daarbij komt dat deze amplitudegebaseerde sensorinterfaces niet ten volle kunnen profiteren van schalingin termen van chipoppervlakteverkleining. In deze thesis wordt daarom voorgesteld om het sensorsignaal te verwerken in het tijdsdomein, omdat tijdsgebaseerde architecturen sterk digitaal geïmplementeerd kunnen worden. Dit betekent dat de implementatie dus wel kan profiteren van schalingin termen van chipoppervlaktereductie en tijdsresolutieverhoging. Op deze manier worden ontwerpen met ultralage voedingsspanning realiseerbaar.Een analyse naar de fundamentele verschillen tussen amplitude- en tijdsgebaseerde implementaties toont echter aan dat de thermische ruisgelimiteerde performantie zeer sensorafhankelijk is in termen van energie-efficiëntie. De reden om toch voor tijdsgebaseerde sensorinterfaces te kiezenis dus eerder gebaseerd op de hierbovengenoemde voordelen van de schaalbare digitale implementatie, eerder dan op het verbeteren van de energie-efficiëntie.
Deze thesis presenteert, analyseert en valideert één type van dergelijke tijdsgebaseerde sensorinterfaces: de Bang-Bang fasevergendelde lusgebaseerde Sensor-naar-Digitaal Omzetter (BBPLL SDC). De werking is in principe gebaseerd op frequentiemodulatie en -demodulatie. De voorgestelde BBPLL SDC biedt de mogelijkheid tot lagevoedingsspanningsontwerp en ultralaag vermogenverbruik door de digitaalgeoriënteerde architectuur. Verder is deze architectuur zeer robuust, omdat het demogelijkheid geeft om voedingsspannings- en temperatuursvariaties te onderdrukken. De architectuur heeft ook gelijkenissen met een modulator, wat betekent dat het profiteert van ruisvormgeving en overbemonstering. De BBPLL SDC is grondig geanalyseerd met behulp van analytische analyses en simulaties. Een volledig toestandsvariabelengebaseerd Matlab modelis geïmplementeerd waarin al de nietidealiteiten van het systeem geïntegreerd zijn. Op deze manier kunnen waarheidsgetrouwe conclusies getrokken worden met betrekking tot de performantie.
De veelbelovende BBPLL SDC architectuur is gevalideerd door verscheidene chipimplementaties. In een eerste implementatiedeel zijn drie chipimplementaties gedaan in Si CMOS technologie. Het eerste ontwerp focust zich op de directe conversie van de sensorinformatie naar het tijdsdomein door gebruik te maken van een capaciteitsgecontroleerde oscillator. Op deze manier kan het gebruik van vermogenverslindende analoge conditioneringsschakelingen voorkomen worden. Verder toont het aan dat het mogelijk is om externe (MEMS) sensoren te interfacen met oscillatoren op chip. Het tweede ontwerp dat is voorgesteld betreft een BBPLLgebaseerde sensorinterface voor resistieve sensoren. Het doel van dit ontwerp is om de PSRR van een traditionele Wheatstone brug topologie te verbeteren en bewijst de robuustheid van de architectuur. Het combineert daarbij in één enkel circuit eenverbeterde ongevoeligheid voor voedingsspannings- en temperatuursvariaties, met een laag vermogenverbruik en een goeie energie-efficiëntie. De twee voorgaande implementaties zijn beiden gefabriceerd in een 130-nm CMOS technologie. Om de lagevoedingsspannings- en laag vermogenverbruiksmogelijkheden te onderzoeken, is in een derde ontwerp een BBPLL SDC geïmplementeerd in een 28-nm CMOS technologie. Hierbij zijn ultralage-VT transistoren gebruikt. In het ontwerp zijn alleen invertoren, D-flipflops en transmissiepoorten gebruikt. Verder implementeert dit ontwerp een techniek om de lineariteit van de omzetting te verbeteren.
In hettweede implementatiedeel zijn twee implementaties uitgevoerd in koolstofnanobuis (CNT) technologie. Dit werk is uitgevoerd in samenwerking met de groepen van prof. Mitra en prof. Wong van Stanford University. Alle implementaties zijn gefabriceerd in de Stanford Nanofabrication Facility.CNT technologie is een veelbelovende technologie voor verdere energiereductie in elektronica, omdat de verwachting is dat de technologie het energie-vertragingsproduct met een ordegrootte kan verbeteren, vergeleken met Si CMOS technologie in extreemgeschaalde technologienodes. Daarenboven zijn CNTs uitermate geschikt om gebruikt te worden als sensor, omdat ze een zeer hoge oppervlakte-tot-volume verhouding hebben. Dit betekent dat CNT technologie een interessante technologie is in de zoektocht naarverbeterde energie-efficiëntie in sensoren en sensorinterfaces. In het eerste ontwerp is een BBPLL SDC voor capacitieve sensoren geïmplementeerd, gebruikmakende van alleen maar CNFETs. Dit eerste ontwerp is de allereerste sensorinterface ooit die volledig geïmplementeerd is met CNFETs. Deze implementatie toont aan dat het mogelijk is om grotere systemen in een CNT technologie te fabriceren. Het ontwerp is gefabriceerd in een 1-μm CNT technologie van Stanford University, waarin alleen maar pMOStransistoren beschikbaar zijn. Het tweede ontwerp is geïmplementeerd ineen 32-nm CNT technologie en toont aan dat VLSI-compatibele schaling inCNT technologie mogelijk is. Het ontwerp bevat zowel een CNFET-gebaseerde sensor, als een CNFET-gebaseerde sensorinterface, volledig geïmplementeerd op één chip. Dit is
wellicht de eerste stap richting toekomstige geïntegreerde slimme sensorsystemen met extreem goede energie-efficiëntie.
worden om dit te kunnen realiseren.
Om deze sensorsystemen op grote schaal te kunnen implementeren, zijn er drie belangrijke uitdagingen op hethardwareniveau die aangepakt moeten worden. De eerste uitdaging is die van het vermogenverbruik en het energieverbruik. Omdat deze systemen autonoom moeten werken, zal er maar een beperkte hoeveelheid energie beschikbaar zijn via energieoogsters. Ten tweede moeten deze systemen zo robuust mogelijk zijn, aangezien ze in allerlei soorten omgevingen geïmplementeerd zullen worden. De derde uitdaging is om de kost van zulke systemendrastisch te verlagen, zodat het mogelijk wordt om deze op een grote schaal te kunnen implementeren. Daarom zijn integratie en miniaturisatie belangrijk.
In het verleden heeft de schaling van silicium CMOS technologie ons de oplossing gegeven door steeds meer voor minder te bieden. Toch is er een einde gekomen aan happy scaling en de traditionele amplitudegebaseerde sensorinterfaces lijden sterk onder de lagere voedingsspanning in nanometer CMOS technologiën. Daarbij komt dat deze amplitudegebaseerde sensorinterfaces niet ten volle kunnen profiteren van schalingin termen van chipoppervlakteverkleining. In deze thesis wordt daarom voorgesteld om het sensorsignaal te verwerken in het tijdsdomein, omdat tijdsgebaseerde architecturen sterk digitaal geïmplementeerd kunnen worden. Dit betekent dat de implementatie dus wel kan profiteren van schalingin termen van chipoppervlaktereductie en tijdsresolutieverhoging. Op deze manier worden ontwerpen met ultralage voedingsspanning realiseerbaar.Een analyse naar de fundamentele verschillen tussen amplitude- en tijdsgebaseerde implementaties toont echter aan dat de thermische ruisgelimiteerde performantie zeer sensorafhankelijk is in termen van energie-efficiëntie. De reden om toch voor tijdsgebaseerde sensorinterfaces te kiezenis dus eerder gebaseerd op de hierbovengenoemde voordelen van de schaalbare digitale implementatie, eerder dan op het verbeteren van de energie-efficiëntie.
Deze thesis presenteert, analyseert en valideert één type van dergelijke tijdsgebaseerde sensorinterfaces: de Bang-Bang fasevergendelde lusgebaseerde Sensor-naar-Digitaal Omzetter (BBPLL SDC). De werking is in principe gebaseerd op frequentiemodulatie en -demodulatie. De voorgestelde BBPLL SDC biedt de mogelijkheid tot lagevoedingsspanningsontwerp en ultralaag vermogenverbruik door de digitaalgeoriënteerde architectuur. Verder is deze architectuur zeer robuust, omdat het demogelijkheid geeft om voedingsspannings- en temperatuursvariaties te onderdrukken. De architectuur heeft ook gelijkenissen met een modulator, wat betekent dat het profiteert van ruisvormgeving en overbemonstering. De BBPLL SDC is grondig geanalyseerd met behulp van analytische analyses en simulaties. Een volledig toestandsvariabelengebaseerd Matlab modelis geïmplementeerd waarin al de nietidealiteiten van het systeem geïntegreerd zijn. Op deze manier kunnen waarheidsgetrouwe conclusies getrokken worden met betrekking tot de performantie.
De veelbelovende BBPLL SDC architectuur is gevalideerd door verscheidene chipimplementaties. In een eerste implementatiedeel zijn drie chipimplementaties gedaan in Si CMOS technologie. Het eerste ontwerp focust zich op de directe conversie van de sensorinformatie naar het tijdsdomein door gebruik te maken van een capaciteitsgecontroleerde oscillator. Op deze manier kan het gebruik van vermogenverslindende analoge conditioneringsschakelingen voorkomen worden. Verder toont het aan dat het mogelijk is om externe (MEMS) sensoren te interfacen met oscillatoren op chip. Het tweede ontwerp dat is voorgesteld betreft een BBPLLgebaseerde sensorinterface voor resistieve sensoren. Het doel van dit ontwerp is om de PSRR van een traditionele Wheatstone brug topologie te verbeteren en bewijst de robuustheid van de architectuur. Het combineert daarbij in één enkel circuit eenverbeterde ongevoeligheid voor voedingsspannings- en temperatuursvariaties, met een laag vermogenverbruik en een goeie energie-efficiëntie. De twee voorgaande implementaties zijn beiden gefabriceerd in een 130-nm CMOS technologie. Om de lagevoedingsspannings- en laag vermogenverbruiksmogelijkheden te onderzoeken, is in een derde ontwerp een BBPLL SDC geïmplementeerd in een 28-nm CMOS technologie. Hierbij zijn ultralage-VT transistoren gebruikt. In het ontwerp zijn alleen invertoren, D-flipflops en transmissiepoorten gebruikt. Verder implementeert dit ontwerp een techniek om de lineariteit van de omzetting te verbeteren.
In hettweede implementatiedeel zijn twee implementaties uitgevoerd in koolstofnanobuis (CNT) technologie. Dit werk is uitgevoerd in samenwerking met de groepen van prof. Mitra en prof. Wong van Stanford University. Alle implementaties zijn gefabriceerd in de Stanford Nanofabrication Facility.CNT technologie is een veelbelovende technologie voor verdere energiereductie in elektronica, omdat de verwachting is dat de technologie het energie-vertragingsproduct met een ordegrootte kan verbeteren, vergeleken met Si CMOS technologie in extreemgeschaalde technologienodes. Daarenboven zijn CNTs uitermate geschikt om gebruikt te worden als sensor, omdat ze een zeer hoge oppervlakte-tot-volume verhouding hebben. Dit betekent dat CNT technologie een interessante technologie is in de zoektocht naarverbeterde energie-efficiëntie in sensoren en sensorinterfaces. In het eerste ontwerp is een BBPLL SDC voor capacitieve sensoren geïmplementeerd, gebruikmakende van alleen maar CNFETs. Dit eerste ontwerp is de allereerste sensorinterface ooit die volledig geïmplementeerd is met CNFETs. Deze implementatie toont aan dat het mogelijk is om grotere systemen in een CNT technologie te fabriceren. Het ontwerp is gefabriceerd in een 1-μm CNT technologie van Stanford University, waarin alleen maar pMOStransistoren beschikbaar zijn. Het tweede ontwerp is geïmplementeerd ineen 32-nm CNT technologie en toont aan dat VLSI-compatibele schaling inCNT technologie mogelijk is. Het ontwerp bevat zowel een CNFET-gebaseerde sensor, als een CNFET-gebaseerde sensorinterface, volledig geïmplementeerd op één chip. Dit is
wellicht de eerste stap richting toekomstige geïntegreerde slimme sensorsystemen met extreem goede energie-efficiëntie.
Datum:1 okt 2010 → 18 nov 2014
Trefwoorden:Sensor interfaces, Cyber-physical systems, (ultra) low power, Wireless sensor networks
Disciplines:Nanotechnologie, Ontwerptheorieën en -methoden
Project type:PhD project